Artikel-ID: 000098581 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 22.11.2024

Interner Fehler: Subsystem: U2B2_CORE, Datei: /quartus/db/u2b2/u2b2_2wt_util.cpp, Zeile: 18

Umgebung

Intel® Quartus® Prime Pro Edition Softwareversion 23.4.1 und Version 24.1

  • Intel® Quartus® Prime Pro Edition
  • Nativer Fixpunkt DSP Intel® Cyclone® 10 GX FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4.1 und Version 24.1. Sie sehen den oben gezeigten Internal Error(IE), wenn Sie den Primitive DSP Native Fixed Point DSP Agilex™ FPGA IP mit dem auf m18x18_full eingestellten Betriebsmodus und dem Enable 'ax/bx/cx/dx/ex/fx' -Eingangsregister verwenden: und den Optionen Enable 'ay/by/cy/dy/ey/fy' oder 'scanin' : Optionen, die auf unterschiedliche Werte eingestellt sind.

    Ein IE wird beobachtet, wenn diese Optionen nicht auf den gleichen Wert gesetzt sind, z. B. wenn ena0 und ena1 verwendet werden.

    Alle 'Eingaberegister' müssen auf den gleichen Einstellwert gesetzt sein.

    Lösung

    Wenn der Primitive DSP Native Fixed Point DSP Agilex™ IP mit dem auf m18x18_full eingestellten Betriebsmodus FPGA, müssen alle "Eingaberegister" auf denselben Einstellwert gesetzt werden.

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.