Der unten gezeigte Fitter-Fehler tritt auf, wenn die Quartus® Prime Pro Edition Software Version 24.1 verwendet wird, wenn der/die Referenztakt-Pin(s) oder der RZQ-Pin in einer anderen Subbank platziert wird als die Agilex™ 5 MIPI D-PHY FPGA IP platziert wurde.
Fehler (14566): Der Monteur kann 1 Peripheriekomponente(n) aufgrund von Konflikten mit bestehenden Randbedingungen (1 IOPLL(s)) nicht platzieren. Beheben Sie die in den Untermeldungen beschriebenen Fehler und führen Sie den Fitter erneut aus. Die FPGA Knowledge Database kann auch Artikel mit Informationen darüber enthalten, wie dieser Fehler bei der Platzierung der Peripherie behoben werden kann. Überprüfen Sie die Fehler, und besuchen Sie dann die Wissensdatenbank unter https://www.intel.com/content/www/de/de/support/programmable/kdb-filter.html und suchen Sie nach dieser spezifischen Fehlermeldungsnummer.
Fehler (175001): Der Fitter kann 1 IOPLL, der sich in der generischen Komponente dphy_dut_dphy befindet, nicht platzieren.
Um dieses Problem zu umgehen, stellen Sie bitte den Referenztakteingangstyp in Ihrer Quartus-Einstellungsdatei® (.qsf) auf nicht symmetrisch.
Nachfolgend sehen Sie ein Beispiel für die erforderliche Zuweisung für das Designbeispiel, das vom Agilex™ 5 MIPI D-PHY FPGA generiert wird.
set_instance_assignment -name PLL_REFCLK_INPUT_TYPE NOT_BALANCED -to *dphy_core_inst|clk_rst|pll_gen[*].iopll_wrap_inst|iopll_inst -entity ed_synth