Artikel-ID: 000098513 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.06.2024

Warum bleibt d2h_tx_st_ready Signal niedrig, wenn R-Tile Multi Channel DMA FPGA IP für PCI Express* verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software, Version 22.4 und früher, kann es vorkommen, dass d2h_tx_st_ready Signal bei niedrigem Fehler hängen bleibt, und es kann nicht durch Zurücksetzen der Warteschlange behoben werden, wenn R-Tile Multi Channel DMA FPGA IP für PCI Express* verwendet wird.

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition-Softwareversion 23.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.