Artikel-ID: 000098511 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.06.2024

Warum meldet das System Timeout-Fehler für den Abschluss und legt auf, wenn R-Tile Avalon® Streaming FPGA IP für PCI Express* verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund einer Einschränkung von R-Tile Avalon® Streaming FPGA IP für PCI Express* kann es zu einem Abschluss-Timeout-Fehler und einem Systemauflegen kommen, wenn die Benutzerlogik die RX-Guthabenschnittstelle für die eingehende MCTP-Nachricht nicht richtig verarbeiten kann, da R-Tile Avalon® Streaming FPGA IP für PCI Express* MCTP-Guthaben intern nicht verarbeitet.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie die MCTP-Option in den BIOS-Einstellungen, oder verbessern Sie die Benutzerlogik für die Verarbeitung von MCTP-Nachrichtengutschriften.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.