Artikel-ID: 000098475 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 29.03.2024

Warum sehe ich einen Fehler, wenn ich die Upstream-IOPLL zwei Bänke von der Downstream-IOPLL entfernt platzieren, wenn ich die IOPLL-Kaskadierung mit der F™- und I-Serie verwende?

Umgebung

    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn bei Verwendung der IOPLL-Kaskadierung mit der Agilex™ 7 F- und I-Serie ein Upstream-IOPLL zwei IOPL-Subbanken vom Downstream-IOPLL entfernt platziert wird, gibt die Quartus® Prime Pro Edition-Software den folgenden Fehler aus:

Fehler (14566): Der Monteur kann 1 Peripheriekomponente(n) aufgrund von Konflikten mit bestehenden Randbedingungen (1 IOPLL(s)) nicht platzieren.

Beheben Sie die in den Untermeldungen beschriebenen Fehler und führen Sie den Fitter erneut aus.

Die FPGA Knowledge Database kann auch Artikel zur Behebung dieses Fehlers bei der Platzierung von Peripheriegeräten enthalten. Überprüfen Sie die Fehler, und besuchen Sie dann die Knowledge Database unter https://www.intel.com/content/www/de/de/support/programmable/kdb-filter.html und suchen Sie nach dieser bestimmten Fehlermeldungsnummer.

Lösung

Verlassen Sie sich auf die Quartus® Prime Pro Edition Software, um jedes implementierte Schema zu validieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.