Artikel-ID: 000098422 Inhaltstyp: Errata Letzte Überprüfung: 16.06.2025

Warum schlägt der Cadence Xcelium* Simulator fehl, wenn die dynamische Neukonfigurations-IP mit PTP verwendet wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 können Agilex™ 7 F-Tile Dynamische Neukonfigurations-IPs mit PTP Fehler bei der Verwendung des Cadence Xcelium* Simulators anzeigen, ähnlich dem unten gezeigten Fehler:

xmelab: *E,CUVIMG (.. /hardware_test_design/support_logic/eth_f_hw_auto_tiles.sv,23321|341): Impliziter Name ist in hierarchischen Namen nicht zulässig.

Lösung

Es gibt keine Problemumgehung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.