Artikel-ID: 000098407 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.11.2024

Warum messe ich einen hohen Jitter am "rx_clkout"-Pin der F-Tile PMA/FEC Direct PHY FPGA IP oder F-Tile PMA/FEC Direct Multirate FPGA IP-Variante?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 kann höher als erwartet Jitter auf dem rx_clkout Pin der F-Tile PMA/FEC Direct PHY FPGA IP oder der F-Tile PMA/FEC Direct Multirate FPGA IP-Cores gemessen werden, wenn die CDR auf Lock-to-Reference-Modus eingestellt ist.

    Lösung

    Es gibt keine Problemumgehung für dieses Problem.

    Dieses Problem wurde in Version 24.2 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.