Artikel-ID: 000098398 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.07.2024

Warum haben alle Instanzen die gleichen Einstellungen, wenn zwei oder mehr verschiedene Konfigurationen des R-Tile Multi-Channel DMA FPGA IP für PCI Express* verwendet werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.2 oder früher wird das Design mit den gleichen Einstellungen für jede MCDMA-IP-Instanz kompiliert, wenn Ihr Design mehr als eine Instanz des Multi Channel DMA FPGA IP for PCI Express (MCDMA IP) enthält, die jeweils mit unterschiedlichen IP-Parametereinstellungen konfiguriert sind.

    Lösung

    Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 23.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.