Artikel-ID: 000098383 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.04.2024

Warum sehe ich Bitfehler, wenn der interne serielle Loopback für die manuellen Anpassungsmodus-Designs des Agilex™ 7 FGT-Transceivers aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 und früher ist die interne serielle Loopback-Aktivierungssequenz für den manuellen Anpassungsmodus des Agilex™ 7 FGT-Transceivers nicht optimal. Möglicherweise wird eine unerwartet hohe Bitfehlerrate (BER) beobachtet, wenn ein externes Signal am Eingang des Empfängers vorhanden ist.

    Lösung

    Um dieses Problem zu umgehen, können Sie vor der Aktivierung des internen seriellen Loopbacks eine der beiden folgenden Methoden anwenden:

    1. Trennen Sie FGT RX vom externen Kabel oder Modul
    2. Fahren Sie das externe Quellsignal im Tri-State oder elektrischen Leerlauf

    Es ist nicht geplant, dieses Problem in einer zukünftigen Version der Quartus® Prime Pro Edition-Software zu beheben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.