Bei Verwendung von Agilex™ FPGA HBM2E IP kann es zu Lesedatenfehlern/-diskrepanzen kommen, wenn eine Datenverkehrssequenz mit einer großen Anzahl von Transaktionen (ca. mehr als 1 Million) ausgeführt wird.
Das Problem wurde in den Softwareversionen 23.3 und höher der Quartus® Prime Pro Edition behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.