Artikel-ID: 000098374 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 21.03.2024

Warum tritt eine Diskrepanz bei der CA Parity-Injektion und -Erkennung im Agilex™ 7 FPGA EMIF IP Beispieldesign mit der Quartus® Prime Pro Edition Software Version 23.3 auf?

Umgebung

  • Intel® Quartus® Prime Design Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 kann es zu einem Fehler kommen, dass das CA Parity-Register nach dem Einschleusen eines Fehlers nicht aktualisiert wird.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.