Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 24.1 kann der Fehler qrun-13321 während der Kompilierungsphase des Simulators angezeigt werden, wenn Sie ein Design mit Questa* FPGA Edition oder Siemens EDA QuestaSim* Simulator bei aktivierter Qrun-Flow-Option simulieren. Dieser Fehler tritt auf, wenn einer der eingeschlossenen Pfade in der automatisch generierten modelsim_com.f-Datei ein Leerzeichen enthält.
Bei "./abcd/folder to include" oder "./abcd/file to include.tcl" schlägt das Simulationsskript beispielsweise während der Kompilierungsphase fehl.
Führen Sie eine der folgenden Lösungen aus, um dieses Problem zu umgehen:
- Benennen Sie den Ordner- oder Dateinamen, der Leerzeichen enthält, um, indem Sie die Leerzeichen entfernen oder ersetzen. Generieren Sie dann die Simulationsskripte erneut.
- Simulieren Sie das Design mithilfe des traditionellen Ablaufs, indem Sie die Einstellung für die Auswahl des ModelSim-Ablaufs entweder im GUI-Modus oder im Batchmodus (Befehlszeile) ändern. Beachten Sie, dass die Verwendung des traditionellen Flows nicht vom neuen Qrun-Flow profitiert.
- Gehen Sie im GUI-Modus zu Tools > Optionen > Mainboard- und IP-Einstellungen > Auswahl des IP-Simulations- > ModelSim-Ablaufs und wählen Sie Traditionell aus.
- Gehen Sie im Batch-Modus (Befehlszeile) zu Ihrem Projektverzeichnis und geben Sie einen der folgenden Befehle im Shell-Fenster ein:
- ip-make-simscript [argumente] --modelsim_flow=TRADITIONELL
- qsys-generate [args] --modelsim_flow=TRADITIONELL
Geben Sie ip-make-simscript -help oder qsys-generate -help ein, um alle verfügbaren obligatorischen und optionalen Argumente ([args]) anzuzeigen.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.