Beschreibung
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 können große Timing-Verstöße auf Pfaden von einem Register in einer IO-Zelle zu einem Register im Kern auftreten. Das Problem tritt auf, weil das Tool die Verzögerung zwischen der Peripherie und dem Kern unterschätzt.
Dieses Problem tritt nur in Designs auf, die auf Agilex™ 5 FPGA-Geräte ausgerichtet sind.
Lösung
Um dieses Problem zu umgehen, verwenden Sie einen Logiksperrbereich, um das/die Kernregister(s) in der Nähe der IO-Zelle einzuschränken. Alternative Lösungen verwenden eine zeitliche Überbeschränkung oder erhöhen den Aufwand des Monteurs.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.