Artikel-ID: 000098255 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2024

Warum sperrt ein IOPLL-Intel® FPGA IP mit aktivierter dynamischer Rekonfiguration während der Simulation nicht, wenn der mgmt_clk-Port mit einem Ausgangstakt eines anderen IOPLL-Intel® FPGA IP verbunden ist, wenn Intel® Arria® 10 Geräte ver...

Umgebung

  • Intel® Quartus® Prime Design Software
  • Intel® FPGA Simulationstools
  • IOPLL Reconfig Intel® FPGA IP

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Während der Simulation kann es vorkommen, dass ein IOPLL-Intel® FPGA IP mit aktivierter dynamischer Rekonfiguration nicht gesperrt werden kann, wenn der mgmt_clk-Port des PLL Reconfig Intel FPGA IP mit einem Ausgangstakt eines anderen IOPLL-Intel® FPGA IP in Intel® Arria® 10 Geräten verbunden ist. Dieses Verhalten tritt nur während der Simulation auf und tritt nicht in der Hardware auf.

    Lösung

    Um dieses Problem zu umgehen, verbinden Sie den mgmt_clk-Port an der PLL-Rekonfiguration Intel® FPGA IP auf eine frei laufende Taktfrequenz.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.