Artikel-ID: 000098201 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.11.2024

Warum gibt der 2D-FIR II (4K ready) FPGA Core unerwartete Daten zwischen zwei Ausgangsproben in der Simulation zurück, wenn die SIEMENS* QuestaSim* verwendet wird?

Umgebung

    Intel® Quartus® Prime Design Software
    2D-FIR II (4K bereit Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der Verschlüsselung der 2D-FIR II (4K ready) FPGA IP-Simulationsdateien für die SIEMENS* QuestaSim* werden bei der Simulation des 2D-FIR II (4K ready) FPGA IP unbekannte Daten zwischen zwei aufeinanderfolgenden Ausgabedaten angezeigt.

Dieses Problem hat keine Auswirkungen auf den Betrieb in Hardware.

Lösung

Es gibt keine Problemumgehung für dieses Simulationsproblem.

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 11 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Arria® II FPGAs
Arria® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Cyclone® IV FPGAs
Cyclone® V FPGAs und SoC FPGAs
Intel® Cyclone® 10 FPGAs
Intel® MAX® 10 FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs
Stratix® IV FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.