Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v23.4 zeigt der IP-Parameter-Editor beim Konfigurieren des Intel® Agilex® 7 F-tile PMA/FEC Direct PHY Intel® FPGA IP mit mehr als 8 FGT PMA-Lanes eine Warnmeldung anstelle einer Fehlermeldung an. Das Design kann die Intel® Quartus® Prime Pro Edition Software, Designanalysephase nicht bestehen.
Um mehr als 8 PMA-Lanes mit 64-Bit-PMA-Breite zu implementieren, können Sie mehrere F-Tile PMA/FEC Direct PHY-Intel® FPGA IP verwenden und die Anzahl der Lanes in einzelnen F-Tile PMA/FEC Direct PHY Intel® FPGA IP auf maximal acht begrenzen. Wenn Sie beispielsweise zwölf Kanäle wünschen, können Sie drei Instanzen eines vierkanaligen F-Tile PMA/FEC Direct PHY Intel® FPGA IP implementieren.
Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.