Artikel-ID: 000097994 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.11.2024

Wie kann ich die Arria® 10 und Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) Schnittstelle für PCI Express* Design Example Testbench ändern, um benutzerdefinierte Transaktionen einzuschließen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Arria® 10 und Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) Schnittstelle für PCI Express* Designbeispiel Testbench werden zwar nicht von Altera unterstützt, sind aber in Klartext RTL gehalten und können modifiziert werden, um einfache zusätzliche Transaktionen einzuschließen.

    Testbench und Root Port BFM oder Endpoint BFM bieten eine einfache Methode zum Durchführen grundlegender Tests der Logik der Anwendungsschicht, die mit der Variante verbunden ist. Mit diesem BFM können Sie einfache Aufgabenreize mit konfigurierbaren Parametern erstellen und ausführen, um die grundlegende Funktionalität des Beispieldesigns zu üben. Die Testbench und BFM sind nicht als Ersatz für eine vollständige Verifikationsumgebung gedacht. Eckfälle und bestimmte Verkehrsprofilreize werden nicht behandelt. Weitere Informationen finden Sie in den unten aufgeführten Punkten. Um die bestmögliche Verifizierungsabdeckung zu gewährleisten, empfiehlt Atlera dringend, dass Sie sich eine im Handel erhältliche PCI-Express-Verifizierungs-IP und -Tools besorgen oder Ihre eigenen umfangreichen Hardwaretests durchführen oder beides.

    Die Arria® 10 und Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) Schnittstelle für PCI Express* Benutzerhandbuch Abschnitt 13.1. Avalon-MM Endpoint Testbench gibt fälschlicherweise an, dass die Datei altpcietb_bfm_rp_gen3_x8.sv das Modul sein soll, das zum Ändern und Variieren der Transaktionen verwendet wird, die an das Beispiel-Endpunktdesign oder Ihren eigenen Entwurf gesendet werden.

    Lösung

    Informationen zum Modifizieren und Variieren der Transaktionen, die an das Beispiel-Endpunktdesign oder Ihr eigenes Design gesendet werden, finden Sie in Abschnitt 13.3. Avalon-MM Testtreibermodul des Arria® 10 und Cyclone® 10 GX Avalon® Speicherzuordnungsschnittstelle (Avalon-MM) für PCI Express* Benutzerhandbuch.

    Aufgrund eines Updates des IP Core hat sich der korrekte, zu ändernde Dateiname von altpcietb_bfm_driver_avmm.v, wie in der Dokumentation angegeben, in altpcietb_bfm_driver_downstream.v geändert.

    Die Informationen im Benutzerhandbuch zur Avalon-MM-Schnittstelle (Arria® 10 und Cyclone® GX Avalon® Speicherzuordnungsschnittstelle für PCI Express* wurden aktualisiert, um diese Änderung widerzuspiegeln.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.