Artikel-ID: 000097884 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.01.2024

Warum schlägt der Synopsys VCS*-Simulator bei der Simulation des F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiels fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 3-Speed-Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.2 und 23.3 schlägt der Synopsys VCS*-Simulator fehl, wenn er auf das F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiel abzielt.

    Lösung

    Um dieses Problem zu umgehen, hängen Sie den Simulationsschalter "-debug_region=encrypt" in USER_DEFINED_ELAB_OPTIONS im generierten Synopsys VCS*-Simulationsskript (run_vcs.sh) für das F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiel an.

    Dieses Problem wurde in Version 23.4 der Intel® Quartus® Prime Pro Edition-Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Agilex™ FPGA Development Kit der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.