Artikel-ID: 000097864 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.02.2024

Warum kann das Intel Agilex® 7 F-Tile Geräte-tx_pll_locked Signal nicht bestätigt werden, wenn OSC_CLK_1 als Konfigurationstaktquelle verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Programmer-Version 23.3 kann das Signal des Intel Agilex® 7 F-Tile-Geräts tx_pll_locked nicht bestätigt werden, wenn das OSC_CLK_1 als Konfigurationstaktquelle verwendet wird.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 23.3 zu umgehen, installieren Sie den folgenden Patch:

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 23.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.