Dieser Fehler tritt auf, wenn die Questa*-Intel® FPGA Edition verwendet wird, um das Designbeispiel Intel Agilex® 7 M-Reihe FPGA EMIF IP für DDR5-Schnittstellen zu simulieren.
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
- Öffnen Sie die Datei msim_setup.tcl im Ordner .../sim/ed_sim/mentor.
- Ändern Sie den folgenden Befehl:
EVAL VSIM -Suppress 2732 -Suppress 1130 -Suppress 7041 -Suppress 7033 $elabcommand
An
EVAL VSIM -NOCVG -Suppress 2732 -Suppress 1130 -Suppress 7041 -Suppress 7033 $elabcommand