Artikel-ID: 000097755 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.01.2024

Warum schlagen Hardware-Tests für das F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiel fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 3-Speed-Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.3 und 23.4 schlagen Hardwaretests fehl, wenn das F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiel verwendet wird.

    Lösung

    Um dieses Problem zu umgehen, fügen Sie die unten gezeigten Einschränkungen für die Quartus-Einstellungsdatei® (.qsf) hinzu, um Fehler bei Pakettransaktionen zu beheben:

    • set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to rx_serial_data -entity altera_eth_tse_hw
    • set_instance_assignment -name HSSI_PARAMETER "rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ" -to rx_serial_data -entity altera_eth_tse_hw

    Das Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.