Artikel-ID: 000097743 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 08.02.2024

Warum zeigt Signal Tap "Program the device to continue" an, wenn die JTAG-Over-Protocol-Intel® FPGA IP verwendet wird, um die Logik innerhalb einer PR-Partition (Partial Reconfiguration) abzutippen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Signal Tap Logic Analyzer Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Prime Pro Edition Software Version 23.4 und früher zeigt der Signal Tap Logic Analyzer Intel® FPGA IP "Program the device to continue" an, wenn versucht wird, auf Logik innerhalb einer PR-Partition zu tippen, wenn auch die JTAG-Over-Protocol-Intel® FPGA IP verwendet wird.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie die Option Enable use of TCK-ENA im JTAG-Over-Protocol-Intel® FPGA IP.

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.