Artikel-ID: 000097741 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.05.2025

Warum meldet das Debug Toolkit des Agilex™ 7 FPGA R-Tile Compute Express Link* (CXL*) 1.1/2.0 FPGA IP ein Transaktions-Timeout in der Quartus® Prime Pro Edition Software Version 23.3?

Umgebung

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.3 kann beim Starten des Debug-Toolkits des Agilex™ 7 FPGA R-Tile Compute Express Link* (CXL*) 1.1/2.0 FPGA die unten angezeigte Fehlermeldung angezeigt werden.

master_read_32: Diese Transaktion wurde nicht innerhalb von 60 Sekunden abgeschlossen. Die Systemkonsole gibt auf.

Lösung

Dieses Problem wurde ab Version 23.4 der Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.