Artikel-ID: 000097725 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.12.2023

Warum kann sich der tx_pll_locked-Port auf der Intel Agilex® 7 F-Tile PMA-basierten Hochgeschwindigkeits-IP nicht durchsetzen, nachdem der Kanal dynamisch auf ein anderes Profil umkonfiguriert wurde?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Schnittstellen
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.3 kann es vorkommen, dass der tx_pll_locked-Port einer Intel Agilex® 7 F-Tile PMA-basierten Hochgeschwindigkeits-IP nach einer dynamischen Neukonfiguration des Kanals auf ein anderes Profil nicht bestätigt werden kann.

Lösung

Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 23.3 zu umgehen, installieren Sie den folgenden Patch:

Dieses Problem wurde in Version 23.4 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.