Artikel-ID: 000097682 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.12.2023

Warum geht das p<n>_ss_app_st_tx_ready-Signal bei der Simulation von 40GbE- und 50GbE- Intel Agilex® 7 F-Tile-Varianten der Ports des Ethernet-Subsystems Intel® FPGA IP an X, wenn der Parameter Enable Preamble Passthrough ausgewählt ist?</n>

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.4 wird das p<n>_ss_app_st_tx_ready Signal bei der Simulation von 40-GbE- oder 50-GbE-Ports auf X (undefiniert) gesetzt, wenn bei Intel Agilex® 7 F-Tile-Varianten des Ethernet-Subsystem-Intel® FPGA IP der Parameter " Preamble Passthrough aktivieren" ausgewählt ist.

    Lösung

    Um dieses Problem in der Simulation zu umgehen, wählen Sie nicht den Parameter Enable Preamble Passthrough für 40GbE- oder 50GbE-Ports aus.
    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.