Artikel-ID: 000097667 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.06.2024

Warum sehe ich manchmal, dass FPGA Konfiguration von HPS in U-Boot/Linux auf Agilex™ 7 FPGA-Geräten fehlschlägt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines bekannten Problems in der Quartus® Prime Pro Edition-Software kann sich der HPS-IO-Hash des Phase-1-Bitstreams ändern, wenn die IO-Zuweisungen auf HPS-IO-Banken oder HPS EMIF-IO-Banken aktualisiert werden. Dies kann dazu führen, dass der Phase-2-Bitstream, der zum Laden von U-Boot/Linux verwendet wird, nicht mit dem Phase-1-Bitstream kompatibel ist, was zu Fehlern bei der FPGA Konfiguration von HPS führt.

    Lösung

    Intel empfiehlt, die HPS-E/A- und HPS-EMIF-E/A-Cores zu sperren, um unerwünschte Bitstrom-Inkompatibilitäten der Phasen 1 und 2 zu vermeiden. Dies soll in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.