Was sind die besonderen Anforderungen an Intel Agilex® 7 Referenztakte von F-Tile Geräten?

Die Referenzuhren der Intel Agilex® 7 F-Tile-Geräte haben besondere Anforderungen, die Benutzer befolgen müssen. Andernfalls funktioniert Ihr Design nicht ordnungsgemäß und bei Transceivern kann es zu Leistungseinbußen kommen.

FHT-Referenztakt:

• Sie müssen bei der Gerätekonfiguration einen stabilen und laufenden Referenztakt für FHT PMA bereitstellen. Andernfalls führt dies zu Leistungseinbußen der FHT PMA-Lane.
• Sobald der FHT-Referenztakt abgelaufen ist, muss er stabil sein und aktiv bleiben, während das Gerät eingeschaltet ist. Andernfalls führt dies zu einer Verschlechterung der Leistung der FHT-PMA-Lane, und Sie müssen das Gerät neu konfigurieren, damit das Design normal funktioniert.
• Die Definition der FHT-Referenztaktstabilität ist im Datenblatt Intel Agilex® 7 FPGAs und SoCs festgelegt.

FGT-Referenztakt:

• Wenn Sie die Refclk-#i überprüfen ist bei und nach dem Gerätekonfigurationsparameter in der F-Tile-Referenz und den System-PLL-Takten verfügbar Intel FPGA IP
  • Sie müssen bei der Gerätekonfiguration einen stabilen und laufenden Referenztakt für FGT bereitstellen. Andernfalls führt dies zu einer Verschlechterung der Leistung der FGT PMA-Lane.
  • Sobald der FGT-Referenztakt abgelaufen ist, muss er stabil sein und aktiv bleiben, während das Gerät eingeschaltet ist. Andernfalls führt dies zu einer Verschlechterung der Leistung der FGT PMA-Lane.
• Wenn Sie die Option Refclk deaktivieren, ist #i bei und nach dem Gerätekonfigurationsparameter im F-Tile Reference and System PLL Clocks verfügbar Intel FPGA IP
  • Sie können dem FGT nach der Gerätekonfiguration einen stabilen und laufenden Referenztakt zur Verfügung stellen.
  • Nachdem der FGT-Referenztakt abgelaufen ist, kann er inaktiv sein.
• Die stabile Definition des FGT-Referenztakts ist im Datenblatt Intel Agilex 7 FPGAs und SoCs festgelegt.

System PLL Referenztakt:

• Wenn Sie die Refclk-#i überprüfen, ist sie bei und nach dem Gerätekonfigurationsparameter in der F-Tile-Referenz verfügbar, und die System-PLL-Taktfrequenzen Intel FPGA IP
  • Sie müssen der System-PLL bei der Gerätekonfiguration einen stabilen und laufenden Referenztakt zur Verfügung stellen. Andernfalls wird die System-PLL nicht gesperrt und Sie müssen das Gerät neu konfigurieren, damit das Gerät normal funktioniert.
  • Sobald der PLL-Referenztakt des Systems abgelaufen ist, muss er stabil sein und aktiv bleiben, während das Gerät eingeschaltet ist. Andernfalls müssen Sie das Gerät neu konfigurieren, damit es normal funktioniert.
• Wenn Sie die Option Refclk deaktivieren, ist #i bei und nach dem Gerätekonfigurationsparameter im F-Tile Reference and System PLL Clocks verfügbar Intel FPGA IP
  • Sie können der System-PLL nach der Gerätekonfiguration einen stabilen und laufenden Referenztakt zur Verfügung stellen.
  • Sobald der PLL-Referenztakt des Systems abgelaufen ist, muss er stabil sein und aktiv bleiben, während das Gerät eingeschaltet ist. Andernfalls müssen Sie das Gerät neu konfigurieren, damit es normal funktioniert.
• Die stabile Definition des System-PLL-Referenztakts
  • Muss den F-Tile FGT-Referenztakteingangsspezifikationen entsprechen, die im Datenblatt Intel Agilex® 7 FPGAs und SoCs angegeben sind.
  • Der maximale Periodenjitter des Referenztakts muss kleiner als +/-2,5 % sein.

Weitere Informationen finden Sie im Benutzerhandbuch F-Tile Architecture and PMA and FEC Direct PHY IP.

Die Nutzer müssen sich ausnahmslos an die vorgenannten Anforderungen halten.