Artikel-ID: 000097631 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.12.2023

Warum funktioniert das F-Tile Global Avalon® Memory-Mapped Interface Intel FPGA IP nicht mehr?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die F-Tile Global Avalon® Memory-Mapped Interface Intel FPGA IP wurde eingestellt und beginnt mit der Intel® Quartus® Prime Pro Edition Software Version 23.2 und höher. Wenn Sie die F-Tile Global Avalon Memory-Mapped Interface Intel FPGA IP in einem alten Design der Intel® Quartus® Prime Pro Edition Software instanziiert haben. Wenn Sie ein Upgrade auf Version 23.2 oder höher durchführen, wird die folgende Warnmeldung angezeigt:

    "Kritische Warnung: Die F-Tile Global Avalon Memory-Mapped Interface IP wird mit Quartus Release 23.2 eingestellt. Wenn Sie die F-Tile Global Avalon Memory-Mapped Interface IP nicht verwenden und F-Tile Auto-Negotiation und Link Training For Ethernet in Ihrem Design instanziiert Intel FPGA IP, ignorieren Sie diese Warnung und lesen Sie die F-Tile Global Avalon Memory-Mapped Interface KDB für weitere Details. Andernfalls aktualisieren Sie Ihre Designimplementierung so, dass sie den lokalen Avalon Memory-Mapped Interface Access verwendet.

    Lösung

    Um dieses kritische Warnproblem zu beheben, müssen Sie

    • Entweder mit der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher,
    • Oder löschen Sie den F-Tile Global Avalon Memory-Mapped Interface Intel FPGA IP aus Ihrem Design und verwenden Sie den lokalen Avalon Memory-Mapped Interface Access, zum Beispiel:
      • Im F-Tile PMA/FEC Direct PHY Intel® FPGA IP können Sie Data Path Avalon Memory Mapped Interface und PMA Avalon Memory Mapped Interface verwenden
      • Im F-Tile Ethernet Intel® FPGA Hard IP können Sie eine Ethernet-Rekonfigurationsschnittstelle und eine Transceiver-Rekonfigurationsschnittstelle verwenden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.