Beschreibung
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.4 wird möglicherweise die obige Warnung angezeigt, wenn Sie das Platform Designer-System des Agilex™ 7 FPGA - Nios® V/m Prozessor OCM zu OCM anzeigen.
Das liegt daran, dass die Clock Bridge FPGA IP nur 50 MHz zur IOPLL FPGA IP und nicht die erforderlichen 125 MHz bezieht.
Lösung
Um dieses Problem in der Quartus® Prime Pro Edition Software Version 23.4 zu umgehen, legen Sie die Referenztaktfrequenz für IOPLL FPGA IP auf 50 MHz fest.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.