Artikel-ID: 000097580 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 06.10.2025

Warum schlägt der Agilex™ 7 R-Tile Compute Express Link* (CXL*) 1.1/2.0 FPGA IP bei "Fitter" bei der Implementierung mehrerer Instanzen fehl?

Umgebung

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.1 und früher kann es zu einem Fitter-Fehler kommen, wenn zwei Agilex™ 7 R-Tile Compute Express Link* (CXL*) 1.1/2.0 FPGA-IPs in einem Projekt instanziiert werden.

Fehler (14566): Der Monteur kann 1 Peripheriekomponente(n) aufgrund von Konflikten mit bestehenden Randbedingungen (1 IOPLL(s)) nicht platzieren.

Lösung

Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 23.2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.