Artikel-ID: 000097552 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.12.2023

Warum entfernt der Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP die HDM-Basisadresse nicht vor der Adresskonvertierung?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software, Version 23.3 und früher, entfernt der Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP die HDM-Basisadresse nicht, was die unerwartete konvertierte Adresse in der Benutzerlogik verursacht.

    Zum Beispiel:
    1. Die Transaktion mit HDM-Basisadresse = 0x4f414c000000 und Offset = 0, daher sollte die vollständige Adresse 0x4f414c000000 + 0 = 0x4f414c000000 sein;

    2. Die Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IPCXL IP-Ausgaben an Benutzerlogik mit konvertierter Adresse[51:6] = 0x13d0_5300_0000;

    3. Diese konvertierte Adresse wird nicht an die Zielspeicheradresse 0 weitergeleitet, was zu unerwartetem Verhalten führt.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.