Artikel-ID: 000097551 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.12.2023

Warum führt das SOF-Image der Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP zu einem Link-Trainingsfehler?

Umgebung

  • Intel® Quartus® Prime Pro Edition

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Archer City-Plattform (Sapphire Rapids-basierte CPU-Plattform) kann es vorkommen, dass beim Programmieren des SOF-Images des Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA ein Link-Trainingsfehler auftritt.

    Lösung

    Es ist nicht geplant, dieses Problem in zukünftigen Versionen der Intel® Quartus® Prime Editon-Software zu beheben, da es sich um ein Plattformproblem handelt.

    Um dieses Problem zu umgehen, ändern Sie den BMC der Plattform , um PERST beim Neustart des Systems zu bestätigen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.