Artikel-ID: 000097528 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.12.2023

Warum unterstützt Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP keinen Burst-Betrieb auf CXL.io Avalon® Memory Mapped Interface?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Softwareversion 23.3 und früher unterstützt der Intel Agilex® 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP keinen Burst-Betrieb auf Avalon® Memory Mapped Interface CXL.io Kanals.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.