OS Independent family
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.3 meldet das R-Tile FPGA IP for Compute Express Link* (CXL*) Type2 Designbeispiel möglicherweise eine Timing-Verletzung bei Auswahl der PLD-Clk-Frequenz von 475 MHz.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.