Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 22.1 abwärts wird ein Fehler angezeigt, wenn die Dual-Purpose-Clock-Eingangspin-Verzögerung zum DPCLK-Pin des Cyclone® 10 LP-FPGA hinzugefügt wird.
Dies soll in einer zukünftigen Version der Quartus® Prime Standard Edition Software behoben werden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.