Artikel-ID: 000097415 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 14.05.2025

Warum sehe ich uneingeschränkte Ein-/Ausgangsports an EMIF-Pins, wenn ich die Agilex™ 7 FPGA EMIF IP der M-Serie kompiliere?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise werden die uneingeschränkten Ein-/Ausgangsports an den EMIF-Pins angezeigt, wenn Sie die Agilex™ 7 FPGA EMIF-IP der M-Reihe kompilieren.

    Lösung

    Sie können diese uneingeschränkten Warnungen getrost ignorieren. Die Verzögerungswerte für diese Pins werden zur Laufzeit von der EMIF-Firmware kalibriert, und diese Pins haben keine Werte in der Timing-Analyse.

    Dieses Problem soll in zukünftigen Versionen der Quartus® Prime Pro Edition-Software behoben werden.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.