Artikel-ID: 000097367 Inhaltstyp: Errata Letzte Überprüfung: 28.11.2023

Warum ist das LPDDR5 Intel Agilex® 7 FPGA EMIF IP Designbeispiel der M-Reihe bei der Simulation fehlgeschlagen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software Version 23.2 kann es vorkommen, dass das LPDDR5-Beispieldesign bei der Simulation im Questa* Intel® FPGA Edition-Simulator fehlgeschlagen ist.

    Das gleiche Design besteht die Simulation im VCS*-Simulator.

    Lösung

    Es gibt keine Problemumgehung für dieses Problem.

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.