Artikel-ID: 000097291 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 15.11.2023

Wie erfülle ich die Richtlinien für External Memory Interfaces Intel Agilex® 7 Skew Matching, wenn ich mehrere Zielgeräte in der Produktion verwende?

Umgebung

  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Unterschiedliche Pin-kompatible Geräte können unterschiedliche Paketverzögerungen für Pins aufweisen, die von externen Speicherschnittstellen Intel Agilex® 7 verwendet werden. Wenn Sie die Anforderungen im Abschnitt "Richtlinien für Skew-Matching" im Benutzerhandbuch zur externen Speicherschnittstelle befolgen, ist es möglicherweise nicht möglich, die Anforderungen für mehrere Geräte gleichzeitig zu erfüllen. Das Benutzerhandbuch deckt nur den Fall ab, wenn Sie planen, ein Gerät während des Entwicklungszeitraums und ein anderes Gerät während der Produktionsphase zu verwenden.

    Lösung

    Wenn Sie beide Geräte in der Produktion verwenden möchten, sollten Sie die Leiterbahnlängen anhand des durchschnittlichen Paketverzögerungswerts berechnen, der aus den Pinverzögerungen beider Zielgeräte berechnet wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.