Artikel-ID: 000097180 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 10.01.2024

Warum erhalte ich einen Fitter-Fehler, wenn ich Intel Agilex® 7 FPGA Schema 2 DDR4 IP im DIMM mit 2 Rängen in Intel® Quartus® Prime Pro Edition Software Version 23.3 aktiviere?

Umgebung

    Intel® Quartus® Prime Design Software
    Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um Intel Agilex® 7 FPGA Scheme 2 DDR4 IP im DIMM mit 2 Rängen in Intel® Quartus® Prime Pro Edition Software Version 23.3 zu aktivieren, benötigen wir CK-Taktfrequenzen
"Force Ranks to Shared One Memory Interface Clock" = True
"Alert_N-Pin-Platzierung" = Alert_N in AC2
"Mindestanzahl der AC-Lanes für DDR4" = 3

Lösung

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 23.4 behoben

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.