Artikel-ID: 000097173 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 30.10.2023

Warnung (16735): Verilog HDL-Warnung bei ddrx_ropt_ctrl.sv(1821): Die tatsächliche Bitlänge 2 unterscheidet sich von der formalen Bitlänge 8 für den Port

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese Warnung kann in der Intel® Quartus® Prime Pro Edition Softwareversion 23.3 angezeigt werden, wenn Sie ein Design kompilieren, das den Memory Subsystem-Intel® FPGA IP enthält, der einen Content-Addressable Memory Intel® FPGA IP unter Verwendung des MBL-Algorithmus instanziiert.

    Lösung

    Es ist sicher, diese Warnung zu ignorieren.
    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.