Artikel-ID: 000097107 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.10.2023

Warum schlägt die F-Tile SDI II Intel® FPGA IP Simulation fehl und führt dazu, dass kein Video auf der Hardware angezeigt wird, wenn der SD-SDI-Videostandard in der Intel® Quartus® Prime Pro Edition Software Version 23.2 empfangen wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund von Änderungen des enable_port_control_of_cdr_ltr_ltd=Enable und Lock-to-Reference (LTR)-Modus im F-Tile PMA/FEC Direct PHY Intel® FPGA IP kann es vorkommen, dass die F-Tile SDI II Intel® FPGA IP Simulation mit dem SD-SDI-Videostandard fehlschlägt, was dazu führt, dass beim Empfang des SD-SDI-Videostandards in der Intel® Quartus® Prime Pro Edition Software Version 23.2 kein Video auf der Hardware angezeigt wird.

    Lösung

    Um dieses Problem zu umgehen, fügen Sie die folgende Zeile in der Quartus-Einstellungsdatei (QSF) hinzu:

    set_instance_assignment -name HSSI_PARAMETER "enable_port_control_of_cdr_ltr_ltd=DISABLE" -to <rx_serial_pin_name>

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 23.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.