Warum stimmt das 5G Polar FPGA IP-Ausgabeergebnis zwischen dem MATLAB*- und dem RTL-Simulationsmodell nicht überein?

Aufgrund eines Problems mit der Formatierung von Eingabedaten und Parameterdaten und Encoder-Ausgangsdaten bei Verwendung der 5G Polar FPGA IP Version 2.0.0 werden Sie eine Diskrepanz im 5G Polar FPGA IP-Ausgabeergebnis zwischen dem MATLAB* und dem RTL-Simulationsmodell feststellen.

Um dieses Problem zu umgehen, führen Sie die unten beschriebenen Schritte aus.

1. Beginnen Sie mit der Verwendung des Matlab*-Beispiels aus dem Benutzerhandbuch polar5g_codec_tb(4,2,4,1), um Matlab* auszuführen.
2. Matlab* generiert polar5g_enc_in.txt-, polar5g_enc_out.txt- und polar5g_codec_param.txt-Dateien im Ordner <Design Example Directory>/Matlab/ .
3. Ändern Sie diese 3 Dateien, indem Sie in der ersten Zeile jeder Datei eine 0 hinzufügen, wie unten gezeigt.

Zum Beispiel:

Nachfolgend finden Sie die generierten polar5g_enc_in.txt

1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

Modifizierte polar5g_enc_in.txt

0
1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

4. Kopieren Sie die modifizierten 3 Dateien und fügen Sie sie in den Ordner <Design Example Directory>/test_data ein.
5. Die Standardsimulation führt 300 Frames aus. Ändern Sie daher frm_lmt Variable in polar5g_enc_tb.sv zu 1 Frame aus dem Ordner <Design Example Directory>/src .
6. Führen Sie die RTL-Simulation aus.
7. Die Matlab*-Encoder-Ausgabe stimmt nun mit der RTL-Ausgabe überein.

#NOTE: Die Simulation meldet einen Fehler, da die 0-Position in der ersten Zeile jeder Datei nicht mit der von MATLAB* verwendeten Position identisch ist. Die nachfolgenden 64-Bit-Muster sind identisch. Dies kann in der polar5g_enc_out.txt Datei manuell überprüft werden.

Dieses Problem wurde ab Version 24.1 der 5G Polar FPGA IP behoben.