Artikel-ID: 000097063 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 29.01.2024

Fehler (16058): PLLs, die das x1-Taktnetzwerk verwenden und denselben HSSI-Kanal ansteuern, müssen in derselben Transceiver-Bank platziert werden

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit Intel® Quartus® Prime Standard Edition Software Version 18.1 oder höher kann dieser Fehler bei der Verwendung von Arria® V-Geräten auftreten, obwohl sich Ihre TX PLL in derselben Transceiver-Bank wie die Transceiverkanäle befindet.

    Lösung

    Um dieses Problem zu umgehen, können Sie Intel® Quartus® Prime Standard Edition-Softwareversion 18.0 oder früher verwenden.

    Dieses Problem wurde in der Intel® Quartus® Prime Standard Edition Softwareversionen 23.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.