Artikel-ID: 000096992 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.01.2025

Warum meldet der RX MAC des F-Tile 25G Ethernet Altera® IP FCS-Fehler?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.2 können zufällige FCS-Fehler in der RX-MAC des F-Tile 25G Ethernet Altera® IP auftreten.

    Dieses Problem wird verursacht durch:

    1. Wiederhergestellter Takt ("o_clk_rec_div64"), der im RX MAC-Submodul im F-Tile 25G Ethernet IP verwendet wird.
    2. Aufgrund der Unterlaufbedingung in den Tx/Rx-FIFOs, die mit MAC- und PCS-Submodulen verbunden sind.
    3. Aufgrund von Tx/Rx sind FIFOs vor "o_tx_lanes_stable" und "rx_pcs_ready" nicht mehr zurückgesetzt.
    4. In 25G+RSFEC-Konfiguration, da keine Logik zur Handhabung von gültigen AM-Zyklen vorhanden ist.

    Lösung

    Es ist ein Patch zur Behebung dieses Problems für die Quartus® Prime Pro Edition Software Version 23.2 und 24.2 verfügbar.
    Laden Sie den Patch für 0.54 für Version 23.2 oder 0.12 für Version 24.2 über den entsprechenden Link unten herunter und installieren Sie ihn.

    Für Quartus® Prime Pro Edition Software Version 23.2

    Für Quartus® Prime Pro Edition Softwareversion 24.2

    Dieses Problem wurde ab Version 24.3 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.