Aufgrund eines Problems in der Taktcontroller-GUI des Agilex™ 7 FPGA I-Reihe Transceiver-SoC Entwicklungskit schlägt das F-tile Serial Lite IV IP Designbeispiel fehl, wenn Sie die OUT1-Taktfrequenz des Chips Si5332 konfigurieren müssen. Dies liegt daran, dass ein Problem mit dieser Si5332-GUI vorliegt. Die OUT1-Frequenz kann nicht genau konfiguriert werden.
Ähnliche Fehler können bei allen Agilex™ 7 F-Tile IP-Designs auftreten, wenn Sie das Agilex™ 7 FPGA I-Reihe Transceiver-SoC Development Kit verwenden, Ihr Design den Si5332 OUT1-Takt verwendet und die Standardfrequenz 166,66 MHz geändert werden muss.
Um dieses Problem zu umgehen, sollten Sie vermeiden , die Si5332 OUT1-Frequenz direkt über die Schaltfläche "set" einzustellen. Sie müssen die Schaltfläche "Importieren" verwenden, um die Si5332 OUT1-Taktfrequenz genau einzustellen.
Die ClockBuilder Pro-Software kann die Importfunktion einer TXT-Datei exportieren. Ein Beispielprojekt si5332 und eine si5332-project.txt-Datei sind als Referenz beigefügt.
Dieses Problem wird in einer zukünftigen Version der Quartus® Prime Pro Edition Software behoben.