Aufgrund eines Problems in der Taktcontroller-GUI Intel Agilex® 7 FPGA I-Reihe Transceiver-SoC Entwicklungskit kann es vorkommen, dass das F-tile Serial Lite IV Intel® FPGA IP Designbeispiel fehlschlägt, wenn Sie die OUT1-Taktfrequenz des Chips Si5332 konfigurieren müssen. Dies liegt daran, dass ein Problem mit dieser Si5332-GUI vorliegt. Die OUT1-Frequenz kann nicht genau konfiguriert werden.
Ähnliche Fehler können bei allen Intel Agilex® 7 F-Tile IP-Designs auftreten, wenn Sie Intel Agilex® 7 FPGA Transceiver-SoC Development Kit der I-Reihe verwenden, Ihr Design den Si5332 OUT1-Takt verwendet und die Standardfrequenz 166,66 MHz geändert werden muss.
Um dieses Problem zu umgehen, sollten Sie vermeiden, die Si5332 OUT1-Frequenz direkt über die Schaltfläche "set" einzustellen. Sie müssen die Schaltfläche "Importieren" verwenden, um die Si5332 OUT1-Taktfrequenz genau einzustellen.
Die txt-Datei der Importfunktion kann mit der ClockBuilder Pro-Software exportiert werden. Ein Beispielprojekt si5332 und eine Datei si5332-project.txt sind als Referenz angehängt.
Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.