Artikel-ID: 000096873 Inhaltstyp: Errata Letzte Überprüfung: 12.11.2024

Warum kann sich das o_rx_pcs_ready-Signal in der Hardware für die PAM4-Variante des F-Tile Ethernet FPGA Hard IP nicht durchsetzen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 23.3 und früher kann das o_rx_pcs_ready-Signal in der Hardware für die PAM4-Variante des F-Tile Ethernet FPGA Hard IP nicht durchgesetzt werden, wenn die Variante sowohl einen 312,5-MHz-PMA-Referenztakt verwendet als auch die Quartus Setting File (QSF)-Zuweisungs VSR_MODE_LOW_LOSS verwendet wird.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie den QSF-Zuweisungs VSR_MODE_LOW_LOSS.
    Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.