Warum schlägt die Phase "Intel® Quartus® Prime Pro, Support Logic Generation" in einem Design mit mehreren Instanzen des F-Tile Ethernet Multirate-Intel® FPGA IP fehl, wenn die Option Dedizierten CDR-Taktausgang aktivieren ausgewählt wurde?

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.