Beginnend mit der Quartus® Prime Pro Edition Software Version 23.3 ist das Block Design Format (. BDF) ist veraltet. Alle vorhandenen BDF-Designdateien müssen in Verilog HDL oder VHDL konvertiert werden.
Konvertieren Sie Ihre BDF-Dateien in Verilog HDL oder VHDL mithilfe der Quartus® Prime Standard Edition-Befehlszeile mit einem der folgenden Befehle:
- quartus_map <project_name> --convert_bdf_to_verilog=<bdf_file_name>
- quartus_map <project_name> --convert_bdf_to_vhdl=<bdf_file_name>
Dadurch wird eine Verilog HDL- oder VHDL-Datei in demselben Ordner generiert, in dem sich die BDF-Datei befindet.
Einige der generierten Register oder Instanzen müssen möglicherweise umbenannt werden, damit sie ordnungsgemäß funktionieren.
Notizen:
Die Quartus® Prime Standard Edition Software unterstützt keine Geräte, die neuer als Arria® 10 FPGAs. Ändern Sie bei Projekten, die auf neuere Gerätefamilien ausgerichtet sind, das Gerät in ein unterstütztes Gerät um, oder erstellen Sie ein Dummy-Projekt, das auf ein unterstütztes Gerät abzielt.
Die Quartus® Prime Standard Edition Software unterstützt nicht alle Zuweisungen, die die Quartus® Prime Pro Edition Software unterstützt. Kommentieren Sie alle nicht unterstützten Zuweisungen aus, wenn Sie Ihr BDF in Verilog HDL oder VHDL konvertieren.