Aufgrund eines Problems in der Quartus® Prime Pro Edition-Software kann es vorkommen, dass der folgende Code nicht korrekt implementiert ist.
example_process : Prozess (CLK)
Beginnen
Wenn rising_edge(clk), dann
signal_1 <= input_a;
signal_1 <= input_b, wenn select_signal;
Ende, wenn;
Prozess beenden example_process;
Dies sollte ein registriertes Mux erstellen, erstellt aber stattdessen ein Register mit input_b , die mit der D-Eingabe verbunden sind und als Aktivierung verwendet select_signal.
Dieser Code ist nur in VHDL-2008 gültig.
Um dieses Problem zu umgehen, verwenden Sie stattdessen diesen Code.
example_process : Prozess (CLK)
Beginnen
Wenn rising_edge(clk), dann
signal_1 <= input_b, wenn select_signal anderes input_a;
Ende, wenn;
Prozess beenden example_process;