Artikel-ID: 000096695 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.11.2023

Warum haben alle Instanzen die gleichen Einstellungen, wenn zwei oder mehr verschiedene Konfigurationen des F-Tile Multi-Channel DMA Intel® FPGA IP für PCI Express* verwendet werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 werden Sie sehen, dass alle Instanzen der IP nach der Aufzählung die gleichen Einstellungen haben, wenn Sie zwei oder mehr verschiedene Konfigurationen der F-Tile Multi-Channel DMA Intel® FPGA IP für PCI Express* im Design verwenden.

Lösung

Das Problem wurde ab Version 23.3 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.